Sự phát triển của AI và điện toán hiệu năng cao đang tạo áp lực lớn lên kiến trúc bán dẫn truyền thống. Khi việc tiếp tục thu nhỏ transistor ngày càng khó khăn, ngành công nghiệp đang chuyển sang chiplet, tích hợp dị thể và đóng gói 3D để đưa nhiều năng lực tính toán, bộ nhớ và kết nối vào cùng một hệ thống.
Sự chuyển dịch này không chỉ thay đổi cách chip được đóng gói mà còn đặt ra những yêu cầu mới về thiết kế, mô phỏng đa vật lý, quản lý nhiệt, vật liệu và tự động hóa EDA. Dưới đây là 6 xu hướng công nghệ đang tác động mạnh đến thế hệ 3D IC tiếp theo.
Vì sao AI đang thúc đẩy đóng gói 3D phát triển nhanh hơn?
Các hệ thống AI hiện đại cần lượng tài nguyên tính toán và băng thông bộ nhớ ngày càng lớn. Trong khi đó, kích thước reticle, năng suất sản xuất tại các node tiên tiến và giới hạn của kiến trúc SoC đơn khối đang khiến việc tiếp tục mở rộng một die duy nhất trở nên khó khăn hơn.
Thay vì tiếp tục tăng kích thước một chip đơn, ngành bán dẫn đang phân tách logic, bộ nhớ và I/O thành nhiều die, sau đó tích hợp chúng thông qua các cấu trúc 2.5D và 3D. Cách tiếp cận này cho phép rút ngắn khoảng cách kết nối và tăng mật độ hệ thống, nhưng đồng thời làm tăng độ phức tạp về điện, nhiệt và cơ học.
1. Tích hợp ngày càng dày đặc ở cấp package và wafer
Đóng gói tiên tiến đang hướng đến khoảng cách kết nối nhỏ hơn và mật độ tích hợp cao hơn. Khi thermocompression bonding tiến gần giới hạn, hybrid bonding mở ra khả năng đưa pitch kết nối 3D xuống khoảng 1 µm và thậm chí thấp hơn.
Song song với đó, các kiến trúc wafer-scale đang được nghiên cứu để tập hợp nhiều tài nguyên tính toán vào cùng một hệ thống. Những thiết kế như Cerebras WSE-3 hay các hướng tiếp cận wafer-scale của TSMC cho thấy ranh giới giữa chip, package và hệ thống đang ngày càng mờ đi.
Điều này khiến EDA cần tiến tới mô phỏng ở quy mô lớn hơn, nơi công suất, nhiệt, tín hiệu và ứng suất cơ học phải được phân tích đồng thời.
2. Co-Packaged Optics đưa kết nối quang vào gần chip hơn
Khi tốc độ dữ liệu tăng, các liên kết điện truyền thống phải đối mặt với mức tiêu thụ điện và suy hao ngày càng lớn. Co-Packaged Optics (CPO) đưa IC quang tử đến gần xPU hoặc switch silicon hơn, giúp giảm đáng kể khoảng cách truyền tín hiệu.
Việc tích hợp chặt chẽ electronic IC và photonic IC có thể cải thiện mật độ băng thông và tính toàn vẹn tín hiệu, nhưng cũng đặt ra các bài toán mới liên quan đến hybrid bonding, làm mỏng die, ứng suất nhiệt-cơ và ảnh hưởng của nhiệt lên bước sóng quang.
3. Làm mát trở thành một phần của kiến trúc package
Xếp chồng bộ nhớ và logic giúp tăng băng thông nhưng đồng thời đưa nhiều nguồn nhiệt lại gần nhau hơn. Đây là vấn đề đặc biệt quan trọng với HBM, bởi bộ nhớ thường có giới hạn nhiệt độ thấp hơn đáng kể so với logic.
Các giải pháp microfluidic cooling đang được nghiên cứu để đưa chất làm mát đến gần khu vực phát nhiệt thông qua những vi kênh có kích thước rất nhỏ. Khi làm mát được tích hợp trực tiếp vào package, kỹ sư cần mô hình hóa đồng thời dòng chất lỏng, nhiệt, điện và cơ học trong cùng một cấu trúc 3D.
4. Vật liệu mới trở thành yếu tố quyết định hiệu năng và độ tin cậy
Sự phát triển của 3D IC không chỉ phụ thuộc vào silicon. Glass substrate đang thu hút sự quan tâm nhờ đặc tính cơ học và điện phù hợp với các thiết kế diện tích lớn, tốc độ cao và tần số cao.
Các công nghệ như Through-Glass Via (TGV) và Laser-Induced Deep Etching mở rộng khả năng tích hợp dị thể, nhưng độ giòn của thủy tinh lại tạo ra những thách thức liên quan đến ứng suất, nứt và độ tin cậy của package.
Bên cạnh đó, polymer trong package cũng ngày càng đóng vai trò quan trọng hơn trong việc kiểm soát ứng suất cơ học, độ tin cậy và năng suất sản xuất của các cấu trúc chiplet, 2.5D và 3D.
5. Antenna-in-Package mở rộng vai trò của 3D IC trong mmWave và 6G
Khi các hệ thống tiến tới dải sub-THz và trên 100 GHz, kích thước anten trở nên đủ nhỏ để có thể tích hợp trực tiếp vào package. Antenna-in-Package (AiP) vì thế trở thành một hướng quan trọng đối với các hệ thống mmWave và 6G.
Tích hợp anten theo chiều dọc giúp giảm chiều dài đường truyền RF và suy hao ký sinh, nhưng đồng thời làm tăng độ nhạy đối với sai lệch kích thước, độ dày dielectric, via, căn chỉnh lớp và các hiệu ứng EMI/EMC.
Ở các tần số rất cao, những thay đổi chỉ vài micromet trong quá trình sản xuất cũng có thể ảnh hưởng đáng kể đến hiệu suất anten và độ chính xác beamforming.
6. AI đang chuyển từ công cụ hỗ trợ thành một phần của quy trình thiết kế 3D IC
Không gian thiết kế của 3D IC ngày càng lớn và liên kết chặt chẽ giữa nhiều miền vật lý. Các phương pháp tự động hóa dựa trên luật truyền thống vì thế ngày càng khó xử lý toàn bộ số lượng phương án và ràng buộc.
AI-native workflows đang được đưa vào các bước như khảo sát không gian thiết kế, routing, tối ưu đa vật lý, DFT và phân tích kết quả. Large Language Model (LLM) cũng có thể hỗ trợ chuyển đổi yêu cầu thiết kế thành dữ liệu có cấu trúc để phục vụ mô phỏng và phân tích.
Trong giai đoạn triển khai, AI có thể học từ các thiết kế trước để giúp quá trình tối ưu hội tụ nhanh hơn. Đến giai đoạn signoff, AI có thể hỗ trợ tổng hợp kết quả từ nhiều miền và làm rõ các rủi ro còn lại cho đội ngũ kỹ thuật.
Mục tiêu không phải thay thế kỹ sư mà là mở rộng khả năng khảo sát và ra quyết định của đội ngũ thiết kế.
3D IC đang trở thành bài toán thiết kế ở cấp hệ thống
Sáu xu hướng trên cho thấy đóng gói 3D không còn chỉ là bước kết nối các die sau khi thiết kế hoàn tất. Kiến trúc, vật liệu, quang học, nhiệt, RF và AI ngày càng phải được xem xét cùng nhau ngay từ đầu quy trình.
Điều này đặt ra yêu cầu về các quy trình EDA có khả năng kết nối từ die đến package và hệ thống, kết hợp phân tích đa vật lý và tự động hóa để giúp kỹ sư phát hiện rủi ro sớm hơn và đánh giá nhiều phương án thiết kế hơn.
Bạn đang tìm hiểu giải pháp thiết kế và xác minh cho 3D IC, chiplet và advanced packaging? Liên hệ Vietbay để được tư vấn về các giải pháp Siemens EDA phù hợp với nhu cầu.
