Trong lý thuyết vận hành, việc tối ưu hóa điểm nghẽn hoặc đường tới hạn (critical path) của một quy trình có thể mang lại tác động đáng kể đến hiệu quả tổng thể. Nguyên tắc này đặc biệt phù hợp với quy trình thiết kế và xác minh vi mạch tích hợp (IC), nơi thời gian dành cho debug có thể ảnh hưởng trực tiếp đến tiến độ xác minh và thời điểm đưa sản phẩm ra thị trường.
1. Debug – điểm nghẽn trong xác minh thiết kế chip IC
Trong thiết kế và xác minh chip, debug (gỡ lỗi) đã trở thành một trong những công đoạn tiêu tốn nhiều thời gian. Theo một nghiên cứu được đề cập trong tài liệu của Siemens EDA, quá trình debug có thể chiếm khoảng 47% tổng thời gian xác minh đối với một thiết kế mạch tích hợp chuyên dụng (ASIC) điển hình.
Thách thức còn gia tăng khi thiết kế được tổ chức trên nhiều mức độ trừu tượng khác nhau khi các khối analog và digital có thể được đan xen trong cấu trúc phân cấp. Điều này khiến việc theo dõi kết nối và xác định nguồn gốc của lỗi trở nên khó khăn nếu chỉ sử dụng các phương pháp debug truyền thống.
Các công cụ debug chủ yếu dựa vào waveform (phân tích dạng sóng), test reports (báo cáo kiểm thử) hay log files (tệp nhật ký). Khi phải liên tục chuyển đổi giữa nhiều nguồn thông tin, kỹ sư có thể mất thêm thời gian để xác định mối quan hệ giữa tín hiệu, cấu trúc thiết kế và nguyên nhân gây lỗi.
Vì vậy, một môi trường debug trực quan, có khả năng cung cấp deep observability và hỗ trợ nhiều dạng mô hình, cấu hình phần tử biên cũng như các phương pháp luận xác minh tiêu chuẩn là yêu cầu ngày càng quan trọng đối với quy trình AMS verification.
2. AMS Mixed-Signal Visualizer – phương pháp trực quan cho xác minh AMS
Để giải quyết những thách thức này, Symphony Pro, một thành phần của Solido Simulation Suite, được tích hợp Mixed-Signal Visualizer (MS Visualizer) – môi trường gỡ lỗi trực quan được thiết kế chuyên biệt cho quá trình xác minh AMS hiện đại.
MS Visualizer tập trung vào việc giúp kỹ sư có được cái nhìn trực quan hơn về thiết kế, đồng thời kết nối các thông tin cần thiết trong quá trình debug vào cùng một quy trình làm việc.
2.1. Trực quan hóa thiết kế với nhiều cửa sổ
Cho phép các kỹ sư xác minh IC có được cái nhìn tổng thể về thiết kế, với các cửa sổ chuyên dụng dành cho cấu trúc phân cấp (hierarchy), netlist, mã nguồn (source code) và biến (variables). Tất cả đều được cập nhật động khi người dùng điều hướng trong thiết kế. Khả năng hiển thị rõ ràng này đặc biệt hữu ích khi làm việc với các cấu trúc “sandwich” phức tạp, trong đó các khối analog và digital được đan xen trong cấu trúc phân cấp của thiết kế – một đặc điểm phổ biến trong các thiết kế IC hiện đại.
MS Visualizer cung cấp nhiều cửa sổ chuyên dụng để kỹ sư có thể theo dõi các thành phần khác nhau của thiết kế, bao gồm:
- Cấu trúc phân cấp (hierarchy)
- Netlist
- Mã nguồn (source code)
- Biến (variables)
Các cửa sổ được cập nhật động khi người dùng điều hướng trong thiết kế. Nhờ đó, kỹ sư có thể theo dõi mối quan hệ giữa các thành phần mà không phải liên tục chuyển đổi giữa nhiều công cụ hoặc nguồn thông tin riêng biệt.
2.2.Tự động tạo sơ đồ nguyên lý
Schematic được tạo tự động giúp kỹ sư trực quan hóa các kết nối trong thiết kế, kiểm tra port mapping và nhanh chóng nhận diện những điểm không nhất quán trong các thiết kế lớn có cấu trúc phân cấp.
Khả năng tạo schematic trực quan giúp giảm bớt thao tác tìm kiếm thủ công và hỗ trợ kỹ sư nhanh chóng khoanh vùng vấn đề trong quá trình debug.
2.3. Phân tích net tín hiệu hỗn hợp
MS Visualizer cho phép hiển thị đồng thời biểu diễn analog và digital của tín hiệu, qua đó giúp kỹ sư quan sát mối quan hệ giữa hai miền trong cùng một quy trình debug. Khả năng này hỗ trợ kiểm tra tính chính xác của quá trình chuyển đổi:
- A2D (Analog-to-Digital)
- D2A (Digital-to-Analog)
2.4. Xử lý vấn đề
MS Visualizer hỗ trợ quá trình này thông qua khả năng deep observability cùng quy trình gỡ lỗi trực quan. Thay vì phụ thuộc hoàn toàn vào việc phân tích waveform, test report hoặc log file, kỹ sư có thể khai thác thêm thông tin về cấu trúc thiết kế, kết nối và hành vi của tín hiệu.
Để hiểu rõ hơn cách Mixed-Signal Visualizer có thể đơn giản hóa và nâng cao hiệu quả xác minh AMS, Siemens EDA cung cấp White Paper chuyên sâu về giải pháp này. Tài liệu đã trình bày chi tiết về môi trường MS Visualizer cũng như các case study minh họa hiệu quả của giải pháp trên những thiết kế thực tế của khách hàng.
Tìm hiểu thêm:
- Đơn giản hóa quy trình thiết kế chip với Bản sao số và AI
- Xu hướng thiết kế chip trong 2026 với sự phát triển của AI
Liên hệ với Vietbay – đối tác ủy quyền phân phối chính thức của Siemens tại Việt Nam – để được tư vấn trực tiếp:
