Arm và Quyền Công Nghệ Trong Thiết Kế Chip
Arm là công ty dẫn đầu thị trường về IP bán dẫn, bao gồm các công nghệ kết nối đóng vai trò là xương sống của nhiều hệ thống trên chip (SoC). Một phần thành công của chip xử lý của họ nằm ở việc đạt được quyền công nghệ. Tại hội nghị User2User gần đây nhất, kỹ sư chính của Arm là John Mitchell đã mô tả quyền công nghệ không chỉ là hiệu suất chip; mà còn có nghĩa là tận dụng tối đa một công nghệ thiết kế nhất định. Ngoài các số liệu chính trong IC place-and-route -performance, power, and area (PPA) – quyền công nghệ tại Arm bao gồm khả năng đạt được hiệu suất, công suất và diện tích tối ưu nhất trên mỗi đơn vị micron trong quá trình triển khai thiết kế.
Các Thách Thức Trong Thiết Kế Kết Nối
Chủ đề về quyền công nghệ trong bài thuyết trình của Mitchell đã dẫn đến một cuộc thảo luận xung quanh những thách thức trong thiết kế kết nối của họ. Họ thấy rằng hiệu suất kết nối có tác động đáng kể đến hệ thống mà nó hoạt động. Mitchell cho biết: “Đối với nhiều khối lượng công việc khác nhau, cứ mỗi 5 ns độ trễ mà chúng tôi có thể giảm trong kết nối, chúng tôi sẽ tăng hiệu suất 1% trong lõi CPU của mình”. Điều này được minh họa trong Hình 1.
Hình 1. Hiệu suất được đo trên SPEC2k6 – “lõi lớn” với 1 MB và 4 MB L3.
Arm cung cấp các giải pháp để tối ưu hóa thiết kế kết nối và họ đã sử dụng phương pháp thủ công để đạt được quyền công nghệ. Tuy nhiên, để hiện thực hóa hy vọng của họ về thời gian đưa ra thị trường được cải thiện, họ cần một giải pháp định vị và định tuyến hoàn toàn tự động hiểu được thiết kế kết nối.
Giải Pháp Aprisa của Siemens
Đây là nơi Aprisa bước vào câu chuyện. Arm bắt đầu thử nghiệm công cụ Aprisa định tuyến và định vị IC từ Siemens và xem xét cách Aprisa giải quyết một số thách thức triển khai chính, bao gồm:
- Định vị thang ghi toàn cầu
- Định tuyến toàn cầu và chỉ định theo dõi để giảm SI
- Đồng tối ưu hóa bộ đệm/lớp/NDR
Mitchell cho biết họ vừa mới hoàn thành một con chip thử nghiệm cho chương trình trình diễn Morello, nhằm mục đích phát triển một kiến trúc phần cứng an toàn hơn cho bộ xử lý. Tuy nhiên, SoC lại có công nghệ khác, với các tùy chọn và kết nối khác, và được tối ưu hóa khác. Do đó, toàn bộ quá trình nghiên cứu công nghệ, nghiên cứu thiết kế và thiết lập hệ thống đã phải được thực hiện lại để xây dựng hệ thống này. Đây là một trường hợp hoàn hảo để xem xét sẽ mất bao lâu để thực hiện theo phương pháp hiện tại của họ so với việc sử dụng Aprisa, đồng thời tìm hiểu xem liệu giải pháp của Siemens có thể phù hợp với kết quả của họ hay không.
Aprisa được sử dụng trên kết nối top-level; khoảng 1,5 triệu trường hợp có thể đặt. “Chúng tôi không muốn chỉ nhìn vào high level và nói rằng, vâng, nó có thể tiết kiệm thời gian. Chúng tôi muốn xem liệu nó có hiểu đúng về công nghệ và có thể tận dụng nó theo cách chúng tôi có thể với các phương pháp thủ công của mình hay không”, Mitchell cho biết. Hình 2 cho thấy SoC.
Hình 2. Chip Arm.
Kết Quả Đạt Được
Kết quả tốt hơn mong đợi. Định vị toàn cầu tương tự như kết quả truyền thống của Arm, nhưng Aprisa đã tận dụng tốt hơn không gian có sẵn vì các mô-đun không bị giới hạn trong các hộp giới hạn cụ thể và có thể phân tán một số logic chính tạo ra kết quả tinh tế hơn một chút. Định tuyến toàn cầu và chỉ định theo dõi của Aprisa dẫn đến điện dung ròng thấp hơn và ít vấn đề về tính toàn vẹn của tín hiệu hơn đáng kể.
Mitchell cho biết: “Nhìn chung, Aprisa đã đạt được 90% quyền sở hữu công nghệ chỉ bằng một nút bấm”.
Nhóm Aprisa tự hào về trải nghiệm out-of-the-box. Phần mềm đi kèm với quy trình tham chiếu, dễ sử dụng và dễ tùy chỉnh. Trình hướng dẫn thiết kế được tích hợp giúp thiết lập thiết kế ban đầu và tùy chỉnh tập lệnh. Aprisa được chứng nhận cho các nút quy trình tiên tiến từ các xưởng đúc lớn, bao gồm các quy trình TSMC N5/N4.
Arm có kế hoạch thử nghiệm trong tương lai với Aprisa để so sánh những gì họ nhận được từ quy trình thủ công của mình tại các nút tiên tiến nhất và khám phá định tuyến để giảm công suất.
(Nguồn: Siemens)
Tham khảo thêm:
Liên hệ với Vietbay để được tư vấn:
